cadence实验报告三篇

来源：实验报告时间：2023-11-11 本文由

倩倩分享阅读量：下载这篇文档手机版

说明：文章内容仅供预览，部分内容可能不全。下载后的文档，内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的，是否完整无缺。下载word有问题请添加QQ：admin处理，感谢您的支持与谅解。

　　篇一：Cadence PSpice实例(实验报告) 6

　　PSpice Simulation Experience 6

　　20xx0xx21236 张双林

　　Work requirement :

　　please read the exercise of page 117 from the spice book, but simulate the device model parameters and

　　operational point at 30 degree and 100 degree.

　　Please Run the TEMP analysis with Pspice and answer the question of the exercise Please hand out a e-report about your work I.

　　Net-lists and circuit figure :

　　And the net-list file goes :

　　EX3 DC Analysys exapal1.2

　　.MODEL MELQ NPN BF=100 IS=1E-16 Q1 2 1 0 MELQ RB 3 1 200K RC 3 2 1K VCC 3 0 DC 5 .temp 30 100 .OP .END

　　II. Simulation result :

　　According to the output file, we can draw a table to contrast the difference:

　　III. Conclusion:

　　With an inspection of the circuit parameters in different temperatures, we can find that the value of IS changes largely, about 1000 times, and GM, about 16 percent, while about 500mv decreasing on VCE caused. So the behavior of Transistors can be affected by temperatures largely.

　　篇二：Cadence报告

　　Cadence2-10进制加减计数器设计报告

　　一、实验目的：

　　1、掌握2-10进制加减CMOS计数器的逻辑设计； 2、了解和掌握使用Cadence进行集成电路的设计过程。

　　二、实验要求：

　　用Cadence软件设计一个模十加减可逆计数器，其设计要求如下：（1）D触发器实现，上降沿有效；

　　（2）S控制加减计数器之间的切换，S=0,加计数器；S=1，减计数器；（3）RD=0时，清零功能；（4）KEEP=0时，保持功能；（5）SET=0时，置数功能。（6）CY=1时，进位功能。

　　三、准备工作：

　　1．画出模十加减可逆计数器的真值表和电路图； 2 . 列出模十所需的单元模块。(a) inv 反相器；

　　(b) an2 两输入与门；an3 三输入与门； an4 四输入与门；(c)or2 两输入或门；or3三输入或门；(d)DFF D触发器；

　　（f）模十加法计数器部分；模十减计数器部分；（g）MUX2 二选一数据选择器。

　　四、实验内容：

　　使用Cadence软件设计模十加减可逆计数器

　　步骤: 1 根据功能表和波形图绘制真值表和状态转移表； 2 由所选用的触发器的函数，利用卡诺图进行逻辑简化；

　　3 根据逻辑简化的最终结果及所选用触发器的内部电路图，在Cadence软件中绘制出计数器的电路总图；

　　4 对电路的各个功能进行仿真验证。

　　五、实验原理：

　　加减可逆计数器可由一个模十加计数器、一个模十减计数器和一个数据选择器组合构成。 1、加计数器真值表与卡诺图

　　加计数器真值表

　　加计数器卡诺图

　　减计数器真值表

　　减计数器卡诺图

　　六、实验步骤

　　1.登录操作界面.

　　篇三：Cadence PSpice实例(实验报告) 4

　　PSpice Simulation Experience 4 20xx0xx21236 张双林 I RLC circuit simulation without Initial Condition Circuit:Spice Net-List: the spice book example 1.6 Vin 1 0 PWL 0 0 10N 5 25M 5 25.01M 0 R1 1 2 50 L1 2 3 125M C1 3 0 1U .TRAN 0MS 50MS 0MS 0.1MS *.IC V(3)=5V .PRINT TRAN V(3) V(1) .PROBE .END Simulation Result:II RLC Simulation with Initial Condition VC=5V Spice Net-List: the spice book example 1.6 Vin 1 0 PWL 0 0 10N 5 25M 5 25.0

　　1M 0 R1 1 2 50 L1 2 3 125M C1 3 0 1U .TRAN 0MS 50MS 0MS 0.1MS UIC

搜索“diyifanwen.cc”或“www.diyifanwen.cc”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新实验报告《cadence实验报告三篇》全文阅读和word下载服务。